周小姐 近期活跃
厦门市合佳兴电子有限公司
工作天数：5天/周
工作时间：08:30-18:00
职位描述
岗位职责:
1、负责FPGA逻辑开发；
2、负责FPGA高速接口的开发和调试及稳定性工作；
3、以项目为导向，负责区域内客户项目管理；
4、支持销售团队，解决销售团队遇到的技术问题；配合销售部门完成与客户的技术交流、技术方案宣讲、应用系统演示等工作；
5、市场信息的及时收集与反馈；
6、完成部门主管交办的其他FPGA相关工作事项；
7、能够适应区域内出差，以及全国范围的短期出差；
任职条件：
1、全日制本科及以上学历，通信、电子及相关专业毕业。具有2年以上本职位要求的相关工作经验；
2、熟悉Xilinx或Altera FPGA相关开发工具和开发流程；
3、对数据采集、信号处理、调制解调、编解码等有良好的理论知识和应用经验者优先；
4、具有DDR、RapidIO、PCIe、JESD-204B等高速接口调试经验者优先；
5、具有一定的系统验证和调试经验，能够根据设计目标确定仿真验证和调试测试点；
6、具有良好的学习意识，团队意识，沟通能力，敬业精神；
7、具有FPGA SOC开发经验者优先；
8、具有良好的英文读写能力。
工作地点：厦门
薪资待遇：年薪人民币15万以上（具体面谈）
1、负责FPGA逻辑开发；
2、负责FPGA高速接口的开发和调试及稳定性工作；
3、以项目为导向，负责区域内客户项目管理；
4、支持销售团队，解决销售团队遇到的技术问题；配合销售部门完成与客户的技术交流、技术方案宣讲、应用系统演示等工作；
5、市场信息的及时收集与反馈；
6、完成部门主管交办的其他FPGA相关工作事项；
7、能够适应区域内出差，以及全国范围的短期出差；
任职条件：
1、全日制本科及以上学历，通信、电子及相关专业毕业。具有2年以上本职位要求的相关工作经验；
2、熟悉Xilinx或Altera FPGA相关开发工具和开发流程；
3、对数据采集、信号处理、调制解调、编解码等有良好的理论知识和应用经验者优先；
4、具有DDR、RapidIO、PCIe、JESD-204B等高速接口调试经验者优先；
5、具有一定的系统验证和调试经验，能够根据设计目标确定仿真验证和调试测试点；
6、具有良好的学习意识，团队意识，沟通能力，敬业精神；
7、具有FPGA SOC开发经验者优先；
8、具有良好的英文读写能力。
工作地点：厦门
薪资待遇：年薪人民币15万以上（具体面谈）
工作地址
厦门市湖里区伟业楼-南区-504
更新于 2024-03-04
相似职位
